• Achronix和Mobiveil宣佈攜手提供高速控制器IP和FPGA工程服務

    美國加州聖克拉拉市,2021年3月 – 高性能現場可編程邏輯門陣列(FPGA)和嵌入式FPGA(eFPGA)半導體知識產權(IP)的領導性企業Achronix半導體公司,與專注於為存儲、網絡、人工智能(AI)和企業級市場開發硅知識產權(SIP)、平台和解決方案的、快速發展的技術公司Mobiveil日前宣佈合作:雙方將向基於Achronix器件的設計人員提供Mobiveil的軟IP產品組合。 作為唯一一家能夠同時提供高端獨立FPGA芯片和eFPGA IP技術的高端獨立FPGA半導體公司,Achronix已建立了獨特的優勢去滿足那些需要可編程硬件加速器的高性能應用的需求。人工智能、雲、5G和先進駕駛員輔助系統(ADAS)等高增長市場的快速擴張,推動了對基於FPGA的數據加速器的需求。Achronix的產品組合以規模近100億美元的數據加速市場為目標,預計到2025年,該市場的複合年增長率將達到兩位數。(數據來源:Semico Research) 與基於中央處理器(CPU)和圖形處理器(GPU)的解決方案相比,Achronix的數據加速解決方案提供了最佳的每瓦性能效率,此外還兼具硬件靈活性這一優勢,可支持不斷變化的加速工作負載。由於現在對計算性能的需求在短短三到四個月內就會增加一倍,因此對基於FPGA的專用硬件加速器的需求也在迅速增長。 “通過與Mobiveil建立合作伙伴關係,我們為存儲、網絡和計算應用提供經過驗證的互連解決方案,從而使客户能夠顯著加快其FPGA開發速度。”Achronix市場營銷副總裁Steve Mensor表示,“此外,Mobiveil在設計服務領域內的專長能夠使客户接觸到一流的專家,來針對Achronix FPGA器件創建定製化的、優化的解決方案。” Mobiveil憑藉其數十年的經驗,可為全球領先的客户提供高質量的、經過量產驗證的高速串行互連SIP內核,以及定製的和標準外形尺寸的硬件板。Mobiveil最近宣佈推出了面向數據中心應用的CXL 2.0設計IP(COMPEX)。針對基於PCI Express的閃存市場,Mobiveil開發了一個基於FPGA的NVMe SSD平台,該平台由PCI Express Gen5控制器(GPEX)、NVM Express控制器(UNEX)、通用存儲控制器(UMMC)、低密度奇偶校驗(LDPC)編碼器/解碼器以及閃存控制器(ONFI/Toggle)組成。 Mobiveil首席執行官Ravi Thummarukudy表示:“我們與Achronix的合作伙伴關係具有巨大的潛力,可以幫助我們共同的客户加速產品開發。Mobiveil基於FPGA的CXL、SSD和人工智能應用平台可以輕鬆啓動客户的產品開發。此外,我們的產品工程服務包括FPGA設計、板卡/系統設計和軟件開發,可以以經濟高效的方式增強客户的工程團隊。”

    Achronix半導體 Achronix Mobiveil FPGA

  • NI加入開放式射頻協會(OpenRF),協助加速5G的互操作性和採用

    NI加入開放式射頻協會(OpenRF),協助加速5G的互操作性和採用

    2021年3月16日–開放式射頻協會(OpenRF™),一家致力於跨射頻前端(RFFE)和芯片組平台、創建功能互通的軟硬件5G生態系統的開放式行業協會,今天宣佈:NI已加入OpenRF™,並將主持OpenRF™合規工作組。作為幫助工程師解決世界上最嚴峻挑戰的自動化測試和測量系統的領先開發商,NI將與OpenRF™合作,以應對5G生態系統所面臨的互操作性挑戰。 “我們很高興歡迎NI加入OpenRF™並領導我們的合規工作組。”OpenRF™主席Kevin Schoenrock表示:“NI全球性的規模、強大的品牌和悠久的系統測試專業知識是我們協會寶貴的資產,我們將着手開發強大的合規計劃,改善OEM無線設備的成本、效率和上市時間。” 隨着5G給我們彼此交互的方式帶來的重大變化、它也為5G設備的交互和測試帶來了新方法。” 章晨, NI戰略業務發展總監:“作為合規工作組主席,我們很高興與其他公司合作,繼續滿足行業不斷髮展的需求,推進OpenRF™加速5G創新和採用的使命。” OpenRF成員正在共同開發一個開放框架,在不限制創新的前提下將硬件和軟件的接口標準化,從而使5G設備OEM們的上市時間、成本、性能和供應鏈能從中受益。OpenRF第5工作組-合規工作組在2021年1月正式成立,將開發一個程序來支持可互操作的RF前端和芯片組平台的強大生態系統。OpenRF第三版-合規計劃於今年第四季度完成。

    NI 射頻 NI OpenRF

  • MathWorks 發佈 MATLAB 和 Simulink 版本 2021a

    MathWorks 發佈 MATLAB 和 Simulink 版本 2021a

    中國 北京,2021 年 3 月 16 日 —— MathWorks 今天宣佈,發佈 MATLAB 和 Simulink 產品系列版本 2021a。版本 2021a (R2021a) 帶來數百項 MATLAB® 和 Simulink® 特性更新和函數更新,還包含 3 款新產品和 12 項重要更新。MATLAB 現支持在實時腳本中使用動態控件,以及在實時腳本中使用任務添加繪圖,同時無需編寫代碼。Simulink 現支持用户將 C 代碼作為可重用的 Simulink 庫導入,並可加快仿真速度。R2021a 還推出了針對衞星通信、雷達和 DDS 應用領域的新產品。如需瞭解詳情,請觀看版本 2021a 簡介視頻。 R2021a 推出的新產品包括: · Satellite Communications Toolbox 隨着越來越多的近地軌道 (LEO) 衞星服務於高速移動通信市場,MathWorks 設計並推出了 Satellite Communications Toolbox,幫助設備製造商和運營商對衞星通信系統和鏈路進行建模、仿真、分析和驗證。這一新工具箱提供了一個靈活的環境,支持用户在 MATLAB 中開發基於標準的衞星通信信號,並具有可配置性和可擴展性,支持衞星通信、導航和遙感系統的多域仿真和驗證。 圖示:使用MathWorks發佈的2021a衞星通信工具箱仿真、分析和測試衞星通信系統和鏈路 · Radar Toolbox Radar Toolbox 包括一系列算法和工具,可用於多功能雷達系統的設計、仿真、分析和測試。藉助該工具箱,雷達系統設計者和集成商可以在建造或採購雷達之前評估系統設計並做出權衡。從 R2021a 開始,原本由 Phased Array System Toolbox 提供的雷達相關功能和示例將改由新的 Radar Toolbox 提供。 圖示:使用MathWorks發佈的2021a版本中提供的雷達工具箱執行雷達鏈路預算分析和交互式設計雷達系統 · DDS Blockset DDS Blockset 是一項新的 Simulink 附加功能,它服務於系統和算法工程師,為開發基於 DDS 的嵌入式系統軟件提供基於模型的設計的全套功能,包括建模、仿真、驗證和代碼生成。藉助該產品,工程師能夠在加快設計和編碼迭代的同時,更快地發現錯誤。 除推出新產品外,R2021a 還帶來多款產品的重要更新,包括 Polyspace 和 Stateflow,以及自主系統、計算金融學、控制系統、圖像處理與計算機視覺、射頻和混合信號以及測試和測量領域的一系列產品。R2021a 現已全球發佈。

    MathWorks MathWorks MATLAB Simulink

  • Socionext就下一代遠距離電力線通信進行驗證及其應用與MIRAIT,MMD,Nuri Telecom公司展開合作

    Socionext就下一代遠距離電力線通信進行驗證及其應用與MIRAIT,MMD,Nuri Telecom公司展開合作

    SoC 設計與應用技術領導4px集運Socionext Inc.(以下“Socionext”)宣佈,與MIRAIT,MMD和Nuri Telecom公司展開合作,對採用下一代遠距離電力線通信LSI的小型PoC系統進行測試驗證,該系統目前正在由Socionext設計開發中。未來四家公司還將針對能源及ICT領域應用進行深入研究。 ▲這款用於系統驗證的小型POC將於2021年4月上市,並於2021財年進行LSI量產 高清晰電力線通信(HD-PLC, High Definition Power Line Communication)是一項符合國際標準IEEE 1901-2020的技術。與一般的有線或無線網絡通信不同,電力線通信可將通信信號通過電力線進行組網,其最大的特點是利用信號設備電線,無需單個信息設備的專用通信網絡,將信號合併到電源線的同時實現設備間的通信。 本次Socionext開發的下一代遠距離電力線通信LSI符合高速電力線通信最新標準,採用自主研發的低功耗解決方案技術、高性能模擬技術和電源技術實現了業界領先的小型化,低功耗、遠距離通信。建立通信網絡對於數字化轉型(DX, Digital Transformation)而言至關重要,它能通過IoT和AI等技術對各類信息設備進行遠程和自動控制來減少人工,從而實現更舒適的生活。新開發的下一代遠距離電力線通信LSI有望在智能網連繫統中發揮重要作用。 目前,四家公司攜手對採用下一代遠距離電力線通信LSI的小型PoC進行了遠程測試驗證,結果顯示通信距離超過了1 公里,多跳通信(* 1)總距離預計可長達10 公里。籍此,MIRAIT公司構建通信基礎設施的網絡集成,MMD公司用於水族館、博物館和其他社區發展項目(能源管理系統,標牌和攝像頭)解決方案,以及NURI Telecom公司的傳感器和能源解決方案都將是這項技術的重點應用。 接下來四家公司將進入項目驗證階段,期望通過開放式創新為“最後一公里”通信提供全新的解決方案,從而為可持續發展社會做出貢獻。

    Socionext Inc. SoC 電力線通信 Socionext

  • Arm Cortex-R52+增強時間關鍵型汽車設計

    近日,Arm發佈了Arm® Cortex®-R系列的最新產品Cortex-R52+,可支持汽車電子設計的演變,幫助汽車研發人員在巨大的壓力下,達成汽車設計的要求。 Arm汽車事業部副總裁Chet Babla表示:“隨着虛擬電子控制單元(ECU)的應用越來越普遍,它們需要通過驗證過的嵌入式實時技術提供支持,實現虛擬嵌入式應用之間的嚴格隔離。Cortex-R52+可為具有功能安全要求的實時應用提供更好的可配置性。這對於ECU的整合日益重要。” 作為Arm安全就緒(Safety Ready)產品組合的一部分,Cortex-R52+能夠出色地滿足異構SoC內部集成的安全島的需求,廣泛應用於包括ADAS和座艙控制器在內的諸多應用。該IP採用多處理器配置,單個集羣內部可容納多達四對鎖步(lock-stepped)CPU,以提供最高的安全完整性。此外,如果需要更高的計算性能,也可以將其配置為8個CPU。 Cortex-R52+基於以下三大基礎技術: ◆ 軟件隔離:通過硬件實現的軟件隔離,意味着軟件功能互不干擾。對於安全相關的任務,這也意味着需要認證的代碼更少,從而節省了時間、成本和工作量。 ◆ 支持多個操作系統:藉助虛擬化功能,開發人員能夠在單個CPU內,使用多個操作系統來整合應用。這樣可以簡化功能的添加,而無需增加電子控制單元的數量。 ◆ 實時性能:Cortex-R52+的高性能多核集羣可為確定性系統提供實時響應能力,且在所有Cortex-R產品中產生的延遲最低。 與Cortex-R52相同,Cortex-R52+將採用獨立評估和認證,達到ISO 26262標準的ASIL D等級,以及IEC 61508標準的SIL 3等級,可以避免系統性失效和覆蓋隨機硬件故障。 汽車設計人員面臨的巨大壓力 如今的汽車設計人員面臨着三大壓力: ◆ 第一,汽車電動化發展迅速:根據Strategy Analytics的預測,到2027年,全球汽車銷量中將有40%是油電混合或純電動汽車。 ◆ 第二,為處理座艙,引擎,底盤和傳動系統中的高級功能,軟件將變得越來越複雜,對應用整合的需求也不斷提升,這就需要包括實時功能在內的混合計算能力。 ◆ 第三,安全關鍵型元件越來越多,意味着汽車設計必須達到ISO 26262等汽車功能安全標準的要求。 現如今的汽車可能採用遠多於100個單獨的ECU,高檔汽車製造商表示,他們的汽車平均每年增加四個ECU。隨着ECU的增加,汽車就需要更多複雜、昂貴且沉重的線纜,迫使汽車電子設計人員必須整合設計,將許多控制功能集成到少量但具備更高算力的域控制器或區域控制器中。 由於同一計算資源將被更多應用共享,因此虛擬化需求不容忽視。處理器內核是正在應用虛擬化的領域之一,它們處理時間關鍵功能並管理安全島。隨着時間關鍵型系統整合到域控制器和區域控制器中,設計人員必須能夠保持確定性的實時執行。 增強汽車功能安全性 長期以來,Arm不斷加大對汽車計算產品的投資,旨在讓OEM能夠滿足這些不斷變化且高要求的汽車設計需求。2020年,Arm發佈了功能強大的下一代CPU、GPU和圖像信號處理器,例如Arm Mali-C71AE。這些處理器的設計都是為了可以集成到安全相關係統,以滿足針對汽車的ISO 26262 / ASIL B和ASIL D以及工業應用中的IEC 61508 SIL 2和SIL 3完整性要求。 征程才剛剛開始 Arm對於汽車設計願景的核心原則是安全功能必須基於堅實的基礎,Cortex-R52+的推出強化了這一基礎,為時間關鍵型應用提供了增強的安全性、靈活性和實時性能。 Arm仍在繼續開發安全就緒產品組合,不僅包括芯片IP,還包括安全包和相關軟件,例如軟件測試庫(STL)、功能安全運行時系統(FuSa RTS),以及Arm功能安全編譯器等開發工具。該產品組合不僅僅能幫助硬件產品開發,這些解決方案將會顯著加快軟件開發和驗證,同時縮短部署安全可靠的系統的路徑。 打造更安全的駕駛世界所面臨的挑戰是使設計師和開發人員能夠更快,更高效地交付更先進,功能更安全,更具信息安全且更具成本效益的解決方案。這是汽車發展歷史上的重大挑戰之一,Arm將不懼挑戰,創造歷史。 更多的產品資訊,歡迎訪問Cortex-R52+產品頁面。

    Arm 汽車電子 ARM ECU

  • NI支持德克薩斯火箭工程實驗室(TREL)開發太空火箭

    NI支持德克薩斯火箭工程實驗室(TREL)開發太空火箭

    2021年3月3日,德克薩斯州奧斯汀– NI宣佈對德克薩斯大學奧斯汀分校德克薩斯火箭工程實驗室(TREL)的贊助。TREL是一個跨學科的研究實驗室,旨在通過火箭和航空航天領域內的動手項目,幫助學生為人類太空飛行的新時代做準備。當前TREL的任務是在2021年底前將一枚採用液體雙推進劑的28英尺的火箭發射到太空中去。得到NI的測試硬件、仿真系統以及專業指導,TREL正在準備發射源自大學有史以來最強大的火箭。 名為Halcyon的TREL火箭已經進入了Base11太空挑戰賽。在這項國際競賽中,學生主導的團隊將設計、製造併發射液體驅動的單級火箭,使其到達100公里的高度,即地球大氣層與外層空間之間的正式邊界。比賽成功意味着Halcyon的位置要比上一界大學生液體雙推進劑火箭的海拔記錄高30倍,併為TREL團隊贏取100萬美元的大獎。 隨着Halcyon發射日期的臨近,TREL團隊正在將重點從組件設計和製造轉移到系統集成及測試。為了支持TREL的測試工作,NI將提供超過15萬美元的模塊化數據採集設備和軟件平台,幫助團隊通過一系列測試來收集有關Halcyon系統全面的數據。 NI航空航天、國防和政府業務部首席營銷主管Nick Butler表示:“我們非常自豪能支持TREL和他們所作的努力,這些學生和研究人員實踐了NI倡導的Engineer Ambitiously™。在數字技術用於加速生產、創新和發現中,他們的應用案例生動地展示了設計、測試和集成不斷融合的過程。” TREL即將進行的熱火試驗(由NI提供協助的一系列試驗中的第一項)是TXE-1發動機的全面燃燒,將產生超過2500磅的推力。這項測試將收集火箭發動機的關鍵指標,例如推力、效率和温度,隨後將用於優化更輕的TXE-2“Havoc”發動機,而“Havoc”發動機將在今年把“Halcyon”號發射到太空中。 實驗室另一個重要里程碑是硬件在環(HIL)測試,對飛行中的整個火箭進行虛擬娛樂和仿真,並朝着設計和測試的數字化轉型邁進了一步。NI已經構建了一個定製的測試架,可以為每個火箭組件創建數字孿生,將它們集成在一起以創建飛行中Halcyon的全面仿真。 在NI的支持下,TREL團隊將拓寬大學火箭技術的創新邊界,並加快團隊個人的發展。 “非常榮幸能與NI合作測試Halcyon,經驗是無價的。因為這種水平的動態測試通常不在大學課堂教學的範圍內,但在行業中卻無處不在。TREL的航空電子軟件高級工程師Stefan deBruyn表示:“藉助新的能力,我們可以在各種任務場景下測試Halcyon,等到發射當天,我們已經做好萬全準備。”

    NI 火箭 NI TREL

  • 晶振電路中的兩個電容有什麼用

    玩轉嵌入式 電容 晶振 晶振電路

  • RS-485接口電路的上下拉電阻如何選擇?

    一、為什麼需要加上下拉電阻? 二、什麼情況下需要加上下拉電阻? 根據RSM485PCHT的具體參數(如表1)可以得到如圖2所示等效電路,其中RPU、RPD為模塊內部在485總線上加的上下拉電阻,RIN為模塊的輸入阻抗。 當兩個模塊都處於接收狀態時,可以根據基爾霍夫電流定律對節點A和節點B列出下列公式: 根據上述公式可以計算AB之間的差分電壓為: 此時模塊已處於不確定狀態,模塊接收器可能輸出為高電平,也可能輸出為低電平,這時就需要在模塊外部增加上下拉電阻保證模塊在空閒時不處於不確定狀態。 假設模塊的輸出電源電壓V¬O相同,由於RGND接在一起,因此可以認為模塊內部的上拉電阻是並聯在一起的,為了方便解釋,對圖2的電路進行整理,如圖3所示,在模塊外部增加上下拉電阻可以選擇只增加一組,也可以選擇在每個模塊都增加上下拉電阻,為了解釋方便,我們在485總線上增加一組上下拉電阻。 免責聲明:本文內容由21ic獲得授權後發佈,版權歸原作者所有,本平台僅提供信息存儲服務。文章僅代表作者個人觀點,不代表本平台立場,如有問題,請聯繫我們,謝謝!

    玩轉嵌入式 電阻 接口電路 RS-485

  • 據説很多搞軟件的羨慕硬件工程師

    因為在軟件行業35歲就算老人了 在實際的工作中,其實很慘... 但現實中搞硬件的門檻確實很高 硬件工程師也基本不存在中年危機 如果實在搞不下去了 很多人自己去創業也乾的不差 更容易從全盤去考慮問題 一個好的硬件工程師 熟知每一個項目和技術的細節 在成本、功能、性能和客户之間遊刃有餘 然而卻是企業可遇而不可求的 頂級的軟件工程師卻有很多 想要贏市場就得真刀真槍的拼硬件 小編覺得:對於從屬於硬件工程師大類的IC工程師來説,以上大部分也符合! 大家覺得呢? 免責聲明:本文內容由21ic獲得授權後發佈,版權歸原作者所有,本平台僅提供信息存儲服務。文章僅代表作者個人觀點,不代表本平台立場,如有問題,請聯繫我們,謝謝!

    玩轉嵌入式 軟件 硬件 硬件工程師

  • 人生就是一本書!跟通信原理是一樣的,您看懂了嗎?

    人生的意義在於處於一個循環的隨機過程,就是在你的人生軌跡中,始終有狀態的起起伏伏和情況的好好壞壞,你永遠也不知道下一刻會發生什麼;人生的痛苦莫過於,回首歲月,你的這個隨機過程不過是個循環平穩的隨機過程,無論你怎麼變化,卻始終逃脱不了命運的五指山,因為通原書告訴我們,這種過程,具有各態遍歷性——你所經歷的,不過是在反反覆覆地重演各類杯具。 普通人和公眾人物的關係就像是調幅信號,無數個人的存在成全了幾個人的價值——你只是載波的大頻率分量中的一個微不足道的點,而那些耀眼的公眾人物,就是所謂的信號的包絡,讓你看得足夠清楚。 人和人的關係就像HDB3碼,不可以太親暱,所以我們之間引入了歸零值;也不可以太陌生,超過三個零點的距離,我就會想方設法把你追回。 我和你之間的關係就像輸入信號和匹配濾波器的關係——只有你對我的好感消失時,我對你的愛戀才達到頂峯。 sinc函數告訴我們,哪怕你和他站在對面,只要你們的心是連續的,哪怕在沒有直流分量的零點上,你們的功率譜依然能夠緊緊相依。 人生是一個傅里葉級數,越難做到的事,它的頻率值越大,它的幅值越小。不必太在意,因為我們要認識到有限的人生刻畫不出無窮的傅里葉級數,無限的想象力和夢想也終究只是個夢想,因為它的幅值太低。不如腳踏實地,做好每件力所能及的事吧。 奈奎斯特定理告訴我們,如果你的人生在奈奎斯特速率以下,那麼只要你投入一定的時間和精力去設計濾波器,你就不會被別人干擾到,記住,做人不要太累,能實現的,終究會出現;走得慢一點,才能看清路上的風景,才不至於被幹擾所迷失方向。 我們曾有多少的理想和承諾,在經歷幾次調製的考驗之後就面目全非甚至蕩然無存?有沒有那樣一個人,會用合適的解調方法,將我的光亮現於眾人眼前? 杯具與洗具就像是頻帶信號的兩個難兄難弟。乘上覆載波之後,發現兩個其實是源於一宗。 電路如人生,通信如人生,世間的紛紛擾擾誰又能活得通透呢? 免責聲明:本文內容由21ic獲得授權後發佈,版權歸原作者所有,本平台僅提供信息存儲服務。文章僅代表作者個人觀點,不代表本平台立場,如有問題,請聯繫我們,謝謝!

    玩轉嵌入式 通信原理 載波 調幅信號

  • 圖文並茂!鏡像恆流源電路分析

    圖1  鏡像恆流源電路 鏡像恆流源電路簡單,應用廣泛。但是在電源電壓一定時,若要求IC1較大,則IR勢必增大,電阻R的功耗就增大,這是集成電路中應當避免的;若要求IC1較小,則IR勢必也小,電阻R的數值就很大,這在集成電路中很難做到,為此,人們就想到用其他方法解決,這樣就衍生出其他電流源電路。 比例恆流源電路 如圖2所示為比例恆流源電路,它由兩隻特性完全相同的管子VT0和VT1構成,兩管的發射極分別串入電阻Re0和Re1。比例恆流電路源改變了IC1≈IR的關係,使IC1與IR呈比例關係,從而克服了鏡像恆流源電路的缺點。 與典型的靜態工作點穩定電路一樣,Re0和Re1是電流負反饋電阻,因此與鏡像恆流源電路相比,比例恆流源的輸出電流IC1具有更高的穩定性。 當Re0=Re1時,IC1仍然等於IR,但此電路的IR由式(2-4)約定,比式(2-2)的IR小,一般用於前置放大器的輸入級。 圖3  微變恆流源電路 多路恆流源電路 集成運放是一個多級放大電路,因而需要多路恆流源電路分別給各級提供合適的靜態電流。可以利用一個基準電流去獲得多個不同的輸出電流,以適應各級的需要。 圖4所示電路是在比例恆流源基礎上得到的多路恆流源電路,IR為基準電流,IC1、IC2和IC3為三路輸出電流。由於各管的b-e間電壓UBE數值大致相等,因此可得近似關係 IE0Re0≈IE1Re1≈IE2Re2≈IE3Re3(2-6) 當IE0確定後,各級只要選擇合適的電阻,就可以得到所需的電流。

    玩轉嵌入式 電路 恆流源 差動放大器

  • 硬件開發文檔規範

    硬件需求説明書是描寫硬件開發目標,基本功能、基本配置,主要性能指標、 運行環境,約束條件以及成本和進度等要求,它的要求依據是產品規格説明書和系統需求説明書。它是硬件總體設計和制訂硬件開發計劃的依據,具體編寫的內容有:系統工程組網及使用説明、硬件整體系統的基本功能和主要性能指 標、硬件分系統的基本功能和主要性能指標以及功能模塊的劃分等。 一、需要對整個產品的需求包有所瞭解。 三、做好需求跟蹤 案例1: 某個物聯網項目的需求跟蹤表 硬件總體設計報告是根據需求説明書的要求進行總體設計後出的報告,它是硬件詳細設 計的依據。編寫硬件總體設計報告應包含以下內容:    系統總體結構及功能劃分,系統邏輯框圖、組成系統各功能模塊的邏輯框圖,電路結構 圖及單板組成,單板邏輯框圖和電路結構圖,以及可靠性、安全性、電磁兼容性討論和硬件測試方案等。 在單板的總體設計方案定下來之後應出這份文檔,單板總體設計方案應包含單板版本 號,單板在整機中的位置、開發目的及主要功能,單板功能描述、單板邏輯框圖及各功能模 塊説明,單板軟件功能描述及功能模塊劃分、接口簡單定義與相關板的關係,主要性能指標、 功耗和採用標準。 一、單板框圖應該説明清楚連線的規格、器件的規格、儘量與預佈局保持一致,便於發現帶寬、容量、走線、功耗、散熱、電源等維度的問題。 案例:iBox單板款圖 iBox主芯片MCU的IO管腳定義和接口分配 在單板硬件進入到詳細設計階段,應提交單板硬件詳細設計報告。在單板硬件詳細設計 中應着重體現:單板邏輯框圖及各功能模塊詳細説明,各功能模塊實現方式、地址分配、控 制方式、接口方式、存貯器空間、中斷方式、接口管腳信號詳細定義、時序説明、性能指標、 指示燈説明、外接線定義、可編程器件圖、功能模塊説明、原理圖、詳細物料清單以及單板 測試、調試計劃。有時候一塊單板的硬件和軟件分別由兩個開發人員開發,因此這時候單板 硬件詳細設計便為軟件設計者提供了一個詳細的指導,因此單板硬件詳細設計報告至關重 要。尤其是地址分配、控制方式、接口方式、中斷方式是編制單板軟件的基礎,一定要詳細 寫出。 案例:iBox的詳細設計: 開發過程中,每次所投 PCB 板,工程師應提交一份過程文檔,以便管理階層瞭解進度, 進行考評,另外也給其他相關工程師留下一份有參考價值的技術文檔。每次所投 PCB 板時 應制作此文檔。這份文檔應包括以下內容:單板硬件功能模塊劃分,單板硬件各模塊調試進度,調試中出現的問題及解決方法,原始數據記錄、系統方案修改説明、單板方案修改説明、 器件改換説明、原理圖 下圖為早期某個物聯網項目的改版記錄跟蹤表: 在項目進入單板系統聯調階段,應出單板系統聯調報告。單板系統聯調報告包括這些內 容:系統功能模塊劃分、系統功能模塊調試進展、系統接口信號的測試原始記錄及分析、系 統聯調中出現問題及解決、調試技巧集錦、整機性能評估等。 7、單板硬件測試文檔 為了共享技術資料,我們希望建立一個共享資料庫,每一塊單板都希望將的有價值 有特色的資料歸入此庫。硬件信息庫包括以下內容:典型應用電路、特色電路、特色芯片技 術介紹、特色芯片的使用説明、驅動程序的流程圖、源程序、相關硬件電路説明、PCB 布板注意事項、單板調試中出現的典型及解決、軟硬件設計及調試技巧。

    玩轉嵌入式 硬件 開發文檔 需求説明書

  • 關於JTAG口,你瞭解多少?

    在FPGA研發及學習過程中,有一個關鍵步驟就是下板實現,做硬件“硬現”很重要,一般來説用JTAG口比較常見一些,因此相信肯定有些大俠遇到過JTAG口失靈或者損壞無法使用的事情。最近我就遇到了這類事情,FPGA的JTAG口突然就不能下載程序了,而且這種事情已經不是第一次了,之前在做項目的時候也出現過,而且出現的形式也極其相似,之前還用的好好的,第二天就不行了,真是讓人鬱悶。為此,本人也是去嘗試了很多解決辦法,一開始也沒有去設想是JTAG口壞了,於是乎,本人換了usb-blaster,可一點反應也沒有。難道真的是JTAG口壞了?於是,本人就去查閲相關資料去搞清楚問題的本質在哪裏,下面就是本人的一些收穫,分享出來,僅供各位大俠參考,一起交流學習。 根據查閲資料及本人的一些實踐經驗所得,在使用JTAG下載接口的過程中,請不要隨意帶電插拔,否則會損壞FPGA芯片的JTAG口信號管腳。那麼如何去確認JTAG口已經損壞了呢。首先你要去排除基本的幾項因素,一是,是否匹配連接,有很多設備會對應很多接口,在實際條件下要匹配正確,否則也會出現上述情況;二是,排除下載線的問題,如果是下載線壞了,可以使用多根下載線去嘗試,排除這類問題。如果還是不能訪問FPGA的JTAG口,那麼很有可能你的FPGA芯片的JTAG口已經損壞。此時請用萬用表檢查TCK,TMS,TDO和Tdi是否和GND短路,如果任何一個信號對地短路則表示JTAG信號管腳已經損壞。 至於JTAG口是什麼,這裏我們也來探討一下,JTAG英文全稱是 Joint Test Action Group,翻譯過來中文就是聯合測試工作組。 JTAG是一種IEEE標準用來解決板級問題,誕生於20世紀80年代。今天JTAG被用來燒錄、debug、探查端口。當然,最原始的使用是邊界測試。 1、邊界測試 舉個例子,你有兩個芯片,這兩個芯片之間連接了很多很多的線,怎麼確保這些線之間的連接是OK的呢,用JTAG,它可以控制所有IC的引腳。這叫做芯片邊界測試。 2、JTAG引腳 JTAG發展到現在已經有腳了,通常四個腳:TDI,TDO,TMS,TCK,當然還有個復位腳TRST。對於芯片上的JTAG的腳實際上是專用的。 TDI:測試數據輸入,數據通過TDI輸入JTAG口; TDO:測試數據輸出,數據通過TDO從JTAG口輸出; TMS:測試模式選擇,用來設置JTAG口處於某種特定的測試模式; TCK:測試時鐘輸入; TRST:測試復位。 CPU和FPGA製造商允許JTAG用來端口debug;FPGA4px集運允許通過JTAG配置FPGA,使用JTAG信號通入FPGA核。 3、JTAG如何工作 PC控制JTAG:用JTAG電纜連接PC的打印端口或者USB或者網口。最簡單的是連接打印端口。 TMS:在每個含有JTAG的芯片內部,會有個JTAG TAP控制器。TAP控制器是一個有16個狀態的狀態機,而TMS就是這玩意的控制信號。當TMS把各個芯片都連接在一起的時候,所有的芯片的TAP狀態跳轉是一致的。下面是TAP控制器的示意圖: 改變TMS的值,狀態就會發生跳轉。如果保持5個週期的高電平,就會跳回test-logic-rest,通常用來同步TAP控制器;通常使用兩個最重要的狀態是Shift-DR和Shift-IR,兩者連接TDI和TDO使用。 IR:命令寄存器,你可以寫值到這個寄存器中通知JTAG幹某件事。每個TAP只有一個IR寄存器而且長度是一定的。 DR:TAP可以有多個DR寄存器,與IR寄存器相似,每個IR值會選擇不同的DR寄存器。(很迷) 4、JTAG鏈相關疑問 計算JTAG鏈中的IC數目: 一個重要的應用是IR值是全一值,表示BYPASS命令,在BYPASS模式中,TAP控制器中的DR寄存器總是單bit的,從輸入TDI到輸出TDO,通常一個週期,啥也不幹。 可用BYPASS模式計算IC數目。如果每個IC的TDI-TDO鏈的延遲是一個時鐘,我們可以發送一些數據並檢測它延遲了多久,那麼久可以推算出JTAG鏈中的IC數目。 得到JTAG鏈中的器件ID: 大多數的JTAG IC都支持IDCODE命令。在IDCODE命令中,DR寄存器會裝載一個32bit的代表器件ID的值。不同於BYPASS指令,在IDCODE模式下IR的值沒有標準。不過每次TAP控制器跳轉到Test-Logic-Reset態,它會進入IDCODE模式,並裝載IDCODE到DR。 5、邊界掃描: TAP控制器進入邊界掃描模式時,DR鏈可以遍歷每個IO塊或者讀或攔截每個引腳。在FPGA上使用JTAG,你可以知曉每個引腳的狀態當FPGA在運行的時候。可以使用JTAG命令SAMPLE,當然不同IC可能是不同的。 如果JTAG口已經損壞了,那隻能“節哀順變”了,但是也不要只顧着傷心,最重要的是分析其中的原因,做其他事情也是一樣的道理。那我們就來分析分析,我們在使用的過程中,可能經常為了方便,隨意插拔JTAG下載口,在大多數情況下不會發生問題。但是仍然會有很小的機率發生下面的問題,因為熱插拔而產生的JTAG口的靜電和浪湧,最終導致FPGA管腳的擊穿。至此,也有人懷疑是否是盜版的USB Blaster或者ByteBlasterII設計簡化,去除了保護電路導致的。但經過很多實際情況的反饋,事實證明原裝的USB Blaster 也會發生同樣的問題。也有人提出質疑是否是ALTERA的低端芯片為了降低成本,FPGA的IO單元沒有加二極管鉗位保護電路。這類質疑其實都不是解決問題的本質,最重要的是我們要規範操作,儘可能的去減少因為實際操作不當導致一些硬件設備、接口等提前結束壽命或“英年早逝”,那重點來了,關於JTAG下載口的使用,我們需要如何去規範操作呢。 上電時的操作流程順序: 1.在FPGA開發板及相關設備斷電的前提下,插上JTAG下載線接口; 2.插上USB Blaster或者ByteBlasterII的電纜; 3.接通FPGA開發板的電源。 下電時的操作流程順序: 1.斷開FPGA開發板及相關設備的電源; 2.斷開USB Blaster或者ByteBlasterII的電纜; 3.拔下JTAG下載線接口,並放置適宜地方存儲。 雖然上述的操作步驟有點繁瑣,有時我們在使用的時候也是不以為然,但是為了保證芯片不被損壞,建議大家還是中規中矩的按照上述的步驟來操作。本人上述出現的問題,經過檢測後就是TCK跟GND短路了,雖然發生的概率不是很大,但是為了能夠更合理更長久的的使用硬件相關設備,還是建議大家在實操過程中,不要擔心繁瑣,中規中矩操作,換個角度思考,“多磨多練”也是對自己有好處的。最後,還是給各位嘮叨一句,關於JTAG下載口的使用最好不要帶電熱插拔,起碼可以讓JTAG口“活”的久一些,畢竟長情陪伴也是挺不錯的,不要等到失去了才知道惋惜。 免責聲明:本文內容由21ic獲得授權後發佈,版權歸原作者所有,本平台僅提供信息存儲服務。文章僅代表作者個人觀點,不代表本平台立場,如有問題,請聯繫我們,謝謝!

    玩轉嵌入式 JTAG FPGA

  • 計算機的工作原理:RAM系列-八位寄存器

    前面説過的是1位寄存器,我們可以很容易擴展到8位,數據輸入端i是相互獨立的,“寫”信號s並在一起,對8位信號輸入統一控制: 也就是説,當s=1時,o=i;當s=0時,o處於保持狀態。 8bit=1byte,可以把上面電路抽象成: 我們知道,每一位都有0和1兩個狀態,對於8位鎖存器,有2^8=256個狀態。 前面我們已經搞定如何控制將8位數據“寫入”,那如何控制數據的“讀出”呢?——很簡單,再增加一個“使能器”: 組成很簡單,8個與門,當e=1時,o=i;e=0時,o=0;可以抽象成: s相當於“寫”的使能端,e相當於“讀”的使能端。放在一起就是一個8位寄存器了,抽象如下: 其中R表示register。顧名思義,存儲器的作用就是存儲信息,並且能通過使能端控制信息的寫入和讀出。 免責聲明:本文內容由21ic獲得授權後發佈,版權歸原作者所有,本平台僅提供信息存儲服務。文章僅代表作者個人觀點,不代表本平台立場,如有問題,請聯繫我們,謝謝!

    玩轉嵌入式 工作原理 計算機 寄存器

  • 計算機的工作原理:RAM系列-觸發器

    計算機是什麼呢?——簡而言之,可以看成是一個“自動幹活的設備”。説起來並不複雜,我們一一拆解一下這句話。首先“設備”很好理解,不用多解釋。“幹活”也好理解,就是要能實現一定的功能。“自動”是啥意義呢?——就是在初始人為干預結束後,設備能自動運行,也就是説,機器能自己存儲並執行某種預設的“指令”。按照這個理解,我們基本就可以得到計算機的組成了:負責幹活的設備和負責存儲的設備。我們把前者叫做CPU,後者叫做RAM。當然還需要一些輔助設備將這兩個東西連接起來,簡要模型如下: 前面説了,RAM的作用是存儲數據,我們知道,要存儲信息,至少要有兩個狀態,且都必須是穩定的,我們把這樣的器件稱為雙穩態器。最簡單的雙穩態器組成非常簡單——兩個非門串聯反饋在一起,如下圖所示: 經過簡單分析這個電路,很容易發現:上圖中紅色部分信號既可以是高電平,也可以是低電平!也就是説,原來電路上是高電平的話,就一直維持在高電平,原來低電平的話,就一直維持在低電平-----這個電路有兩個穩定狀態,也就是有最簡單的記憶功能。 大家都知道,觸發器是現代電子技術中一個非常核心的器件,其實觸發器的本質就是通過兩個非門串聯反饋在一起的雙穩態器。 但是呢,基於兩個非門串聯反饋在一起的雙穩態器有一個缺點: 狀態一旦確定了之後就不再變化了,也就是説,我們沒有辦法改變這個系統的記憶,因為沒有控制接口。 這當然難不倒我們,我們可以自己加上,比如,可以用兩個與非門來代替非門,這樣就可以增加兩個控制端: 當然,也可以用或非門來代替非門,感興趣的可以自己試一下。 如果將上圖的與非門翻轉180°,就會變成下面的圖: 有沒有一種似曾相識的感覺?沒錯,這就是RS觸發器,它有四種狀態: a=1,b=1,為保持狀態,也就是退化為兩個非門的反饋串聯; a=0,b=1或a=1,b=0,就會控制記憶和輸出; a=0,b=0,o和ō 都是1,應避免出現該種狀態,我們稱之為非法態。(o表示輸出(output),ō 表示反向輸出) 有兩個bug: 能夠控制記憶,但是有非法狀態; 整個系統不受控,一直在工作,當輸入端變化時,輸出端也跟着變化。 我們可以在輸入端再增加兩個或門,這樣的話,中間這個輸入引腳為1的話,電路處於保持狀態,就自動屏蔽外部輸入,也就是老子不幹活了。只有中間這個引腳為0的時候,才工作。 這樣就就解決了第二個bug,但是依然有存在非法態的可能,怎麼幹掉呢? 既然中間引腳解決了保持記憶的問題,那我們最後只要保證輸入的兩個引腳不同,就可以避免全0的情況,加個非門不就完事了?兩個輸入永遠不會同時為0。 這就是電平型D觸發器。 前面我們説了,只有當s=0時,輸出才等於輸入,系統才開始幹活,我們更習慣s=1時幹活,這樣也好辦,再加一個非門。同時,我們把表示a改為i,意為input。 這樣顯得略臃腫,我們知道: 即: 這樣左上方的或門就可以變為與非門,所以有: 同時,我們又知道: 即 所以,此時: 可以進一步簡化成4個與非門的形式。 這就是1位寄存器了。簡寫形式如下: 1位寄存器 其功能是: 當s=1時,o=i;當s=0時,o保持原來的狀態。 免責聲明:本文內容由21ic獲得授權後發佈,版權歸原作者所有,本平台僅提供信息存儲服務。文章僅代表作者個人觀點,不代表本平台立場,如有問題,請聯繫我們,謝謝!

    玩轉嵌入式 工作原理 計算機 RAM

首頁  上一頁  1 2 3 4 5 6 7 8 9 10 下一頁 尾頁
發佈文章